OpenRisc-32-ORPSoC焼き外部spi flashを書きます.

16757 ワード

ことばを引く
前の分析と紹介を経て、ORPSoCの起動プロセス(http://blog.csdn.net/rill_zhen/articale/detail/8855743)と
ORpSoCのdebugサブシステム(http://blog.csdn.net/rill_zhen/articale/detail/9045837)について初歩的な理解があり、
しかし、起動前とデバッグ前の作業については、まだ詳しく分析していません.例えばFPGAはどのようにconfigしていますか?orpmonはどのようにロードしていますか?外部のflashにどのように事前に焼き付けていますか?
この問題を解決しようとしましたが、うまくいかなかったので、最終的な問題解決の参考にしましょう.
1,システムのセットアップ
1>回顧
前の分析により、ORPSoCリセット後の操作が分かりました.簡単に整理します.
1)まず0 xf 000000(rom 0のwishboneアドレス)というアドレスからrom 0の内容(bootm.S)を取り出して実行します.
2)bootm.Sは0 xb 000_からなります.0000(simple-spiのwishboneアドレス)この0 xc 0000(sizwordのアドレス)アドレスはcopyが必要な内容のサイズを取り出します.
3)sizwordのサイズに応じて、0 xc 0004~0 xc 0004+sizwordのコンテンツcopyをSDRAMの0 x 0の位置にします.
4)copyが完了した後、一つのresetが中断され、入り口が0 x 100となります.
5)SDRAMの0 x 100から指令を取り、プログラム全体を起動します.
以上の内容は
orpslov 2\boards\altera\ordb 2 a-p 4 ce 22\sw\board\include\board.h
orpslov 2\s\bootom\bootrom.S
の分析を行います
2>データが流れ、フラッシュから起動します.
ORPSoCリセット後の操作について説明しましたが、リセット前は次のようになります.
OpenRisc-32-ORPSoC烧写外部spi flash_第1张图片
上のメカニズムはschematicによってさらに検証できます.
OpenRisc-32-ORPSoC烧写外部spi flash_第2张图片
説明:
1)私達の前の実験はすべてjpvファイルを通じてFPGA自身のJTAGモジュールを通じてFPGAにORPSoCを配置し、or 32-elf-gdbツールを通じてbinファイルを実行し、ORPSoCのjpuを通じてFPGAに配置しました.tapモジュールloadはSDRAMに、spr npc 0 x 100を通じてスタートアドレスを設定し、最終的にハロルド.HW,orpmonおよびlinuxを起動する.最後にピココムツールでuart 16550の内容を受けて表示されます.
2)上記の過程では、電源を切ってからは保存しないので、電源を入れるたびにもう一度操作してください.電気をオンにしたいなら、ORPSoCと実行したいソフトウェアを外部のフラッシュやEEPROMやSDカードに焼く必要があります.
3)外のflashを焼くには、まずspi_を書く必要があります.fwdモジュールはj(工具を通して)spoiを使用します.fwd.svfはFPGA内に配置され、spiflash-programツールをクリアして対応するrbfファイル(ORPSoCのfpga bitファイル)を、orpmon.sizebin(前の4バイトはファイルサイズ)/vmlinux.sizbinを0 xc 0000アドレスに焼き付けます.このように電源投入後、FPGAはORPSoCを自動的に配置し、その後、or 1200はrom 0のbootom.Sを通じてsimple-spiモジュールとserialflashloaderモジュールを通じて、フラッシュの中のソフトウェアcopyをSDRAMに実行します.
注:
1)spi_fwdとjdtap 2つのモジュールはユーザー論理であり、2つのモジュールに対応するFPGAのピンは同じであり、2つのモジュールに対応するドライバツールはそれぞれspiflash-programとor 32-debug-proxyである.uuntuローカルと公式サイトsvnに対応するc言語source codeがあります.興味のあるものはダウンロードしてみてください.
2)一般的にORPSoCの工程を総合すると、rbfファイルが自動的に生成されます.もし生成できないなら、手動で生成する必要があります.具体的な操作手順は後の付録を参照してください.
3>データの流れは、SDカードから起動します.
上記では外部フラッシュから起動するデータの流れを分析しましたが、SDカードから起動するにはどうすればいいですか?ステップは以下の通りです
1)rbfファイルは外部のflashに焼く必要があります.このように電源投入後、FPGA自体のconfigモジュールは、構成FPGAを実現するために、自動的にロードrbfファイルの内容をロードすることができる.
2)ソフトウェアを事前にPCでSDカードに焼き付けておきます.
3)bootrom.Sコードを修正し、SD card controllerの駆動を実現し、SDcard copyからSDRAMにソフトウェアを移行します.
2,program spi flash 
ステップは以下の通りです
1>spi_の配置fwdモジュールからFPGAチップまで
$ cd ~/program-spi-flash
$ 雄 ./programspi
2>フラッシュを消す
 $ ./spiflash/spiflash-program -e
3>ORPSoCのrbfファイルをフラッシュの0 x 0アドレスに焼きます.
$ ./spiflash/spiflash-program -p /home/openric/fpga_dev_board/ordb 2 a-ep 4 ce 22/out put_file.rbf
4>book loader/vmlinuxのsizenbinファイルをflashの0 xc 0000アドレスに焼き付けて、具体的に何を焼くかは板のflashの大きさによって決まります.
$ ./spiflash/spiflash-program -a. 0 x c 0000 -P /home/openric/program-spi-flash/vmlinux.sizenbin
または
$ ./spiflash/spiflash-program -a. 0 x c 0000 -P /home/openric/program-spi-flash/orpmon.or 32.sizenbin
注:上記の2~4ステップは、一つのコマンドで実現できます.ファイルパスは正しい変更が必要です.
spiflash-program -e -p out put_file.rbf -a. 0 x c 0000 -P オルpmon.or 32.sizebin
5>USBケーブルの再挿抜
6>シリアルツールのピココムを開く
$ ピココム --b 11200 --p n --d 8 --f xon /dev/キティUSB 2
7>orpmonの出力情報が見られます.次の図です.(注:下の図は板を買ってからwin 7のhyperterminalでテストしたスクリーンです.今回の実験のスクリーンショットではありません.今回の実験は成功しませんでした.原因はまだ探しています.)
OpenRisc-32-ORPSoC烧写外部spi flash_第3张图片
付録Aはrbfファイルを生成する.
以下の図のように、sofファイルからrbfファイルを生成します.cpfツールの生成.sofファイルさえないなら、programmerツールでsvfファイルからsofファイルを生成できます.
付録B ORPSoC実行ソフトウェア実験参考文献
 
===========================================================
Running Software on Hardware
===========================================================

This FPGA development board has been developed specifically 
to fit a OpenRISC processor design, with the smallest form-factor 
and lowest cost.

The board is called: ordb2a-ep4ce22 (OpenRisc Development Board 2A)

More detailed information can be found at the link below:
http://opencores.org/or1k/ordb2a-ep4ce22


===========================================================
Connecting ORSoC's OpenRISC-FPGA-development-board
===========================================================

1. Connect your ordb2a-board to your computer using the 
   USB connector located on the top-left corner on the board.

2. The FPGA is programmed with a pre-compiled OpenRISC
   processor SOC-design, with Ethernet, SDHC, UART and 
   SDRAM support. And with a small boot-loader (orpmon) that is 
   stored in the external SPI-flash. The boot-loader should 
   now be loaded and executing by the OpenRISC processor.

3. Open up a new terminal and type:
   $ picocom --b 115200 --p n --d 8 --f xon /dev/ttyUSB2

   Press "Enter" and you should now see a print-out in your 
   terminal-window showing: ORSoC devboard>

   You now have a command-prompt "ORSoC devboard>" controlling 
   the orpmon-software.
   By typing "help", all the diffent commands will be listed. 
   For example you can start a coremark-test (cpu benchmark test), 
   by typing "coremark 30"


===============================================================
Program ORSoC's OpenRISC-FPGA-development-board and run Linux
===============================================================

1. Connect your ordb2a-board to your computer using the 
   USB connector located on the top-left corner on the board.

2. Start a terminal and type:
   $ cd ~/fpga_dev_board/ordb2a-ep4ce22
   $ jtag ./program_fpga.jtag

   The file "program_fpga.jtag" defines what FPGA programming file 
   that should be used.

3. The FPGA is now programmed with a pre-compiled OpenRISC
   processor SOC-design, with the OpenRISC processor, Ethernet, 
   SDHC, UART and SDRAM support. An small boot-loader is stored 
   in the SPI-flash and should now be loaded and executed 
   by the OpenRISC processor.

4. Let's now try and download Linux to the SDRAM and then boot it
   on the OpenRISC SoC design. There are many ways that we can 
   boot Linux, we can use GDB, we can use orpmon and download it 
   using TFTP, or we can program the SPI-flash. We will using GDB
   in demo. Open up a new terminal tab (shift+ctrl+t) and type:
   $ /opt/or_debug_proxy/bin/or_debug_proxy -r 55555

   This starts a program (or_debug_proxy) that controls the 
   USB connection and communication between the GDB debugger and 
   the OpenRISC processor.
 
   You should see the follwoing print-out:

   "
   Connecting to OR1k via USB debug cable
   Initialising USB JTAG interface
   JTAG ID = a188a928
   Stalling OR1K CPU0
   Read      npc = 0001727c ppc = 00017278 r1 = 00031774
   Waiting for gdb connection on localhost:55555
   Press CTRL+c to exit.
   "

5. Open up a new terminal tab (shift+ctrl+t) and type:
   $ picocom --b 115200 --p n --d 8 --f xon /dev/ttyUSB2

   This UART connection will be our Linux-terminal when we boot-up 
   Linux on the OpenRISC SoC-design.


6. Open up a new terminal tab (shift+ctrl+t) and type:
   $ cd ~/soc-design/linux
   $ make ARCH=openrisc defconfig
   $ make ARCH=openrisc
   $ or32-elf-gdb

   The GDB-debugger is now started and you need to connect it to
   the or_debug_proxy program, by typing:
   (gdb) target remote :55555

   GDB is now connected to the OpenRISC processor and are now 
   waiting. Lets now download the Linux-image, by typing:
   (gdb) file ./vmlinux
   Answer "y" on the questions.

   (gdb) load

   The actual download of the Linux image is now in progress and 
   this takes some time, since the JTAG interface is not the 
   fastest one. The following load information should appear:

   "
   Loading section .text, size 0x22bd34 lma 0x0
   Loading section .rodata, size 0x49860 lma 0x22c000
   Loading section __param, size 0x1c0 lma 0x275860
   Loading section .data, size 0x15760 lma 0x276000
   Loading section __ex_table, size 0xa50 lma 0x28b760
   Loading section .head.text, size 0x4000 lma 0x28e000
   Loading section .init.text, size 0x12348 lma 0x292000
   Loading section .init.data, size 0x155e54 lma 0x2a4360
   Start address 0xc0000000, load size 4160160
   Transfer rate: 86 KB/sec, 4015 bytes/write.
   "

   Now we want to set the program-counter to start executing 
   from address 0x100, by typing:
   (gdb) spr npc 0x100

   Now let's boot up Linux on the FPGA development board, by typing:
   (gdb) c

   You should now see Linux booting in the picocom-terminal-window 
   that was opened earlier. And you should get a prompt where you 
   can play around with the Linux port that is running on the 
   OpenRISC processor system.

   For example, you can plug in your board into your Ethernet network 
   and get an IP address by typing:
   # ifup eth0

   Your network should now provide your board with an IP address (DHCP) 
   and you can test your connection by pinging a known IP address.


====================================================================
Program ORSoC's OpenRISC-FPGA-development-board with bare-metal SW
====================================================================

1. Connect your ordb2a-board to your computer using the 
   USB connector located on the top-left corner on the board.

2. Start a terminal and type:
   $ cd /home/openrisc
   $ jtag ./program_fpga.jtag

   The file "program_fpga.jtag" defines what FPGA programming file 
   that should be used.

3. The FPGA is now programmed with a pre-compiled OpenRISC
   processor SOC-design, with Ethernet, SDHC, UART and 
   SDRAM support. An small boot-loader is stored in the SPI-flash 
   and should now be loaded and executed by the OpenRISC processor.

4. Let's now try and download a bare-metal application (hello world) to 
   the board and run it. Open up a new terminal and type:
   $ /opt/or_debug_proxy/bin/or_debug_proxy -r 55555

   This starts a program (or_debug_proxy) that controls the 
   USB connection and communication between the GDB debugger and 
   the OpenRISC processor.
 
   You should see the following print-out:

   "
   Connecting to OR1k via USB debug cable
   Initialising USB JTAG interface
   JTAG ID = a188a928
   Stalling OR1K CPU0
   Read      npc = 0001727c ppc = 00017278 r1 = 00031774
   Waiting for gdb connection on localhost:55555
   Press CTRL+c to exit.
   "

5. Open up a new terminal and type:
   $ picocom --b 115200 --p n --d 8 --f xon /dev/ttyUSB2

   This UART connection will be a UART-terminal and will 
   receive the Helloworld application's printf text.


6. Open up a new terminal and type:
   $ cd ~/soc-design/helloworld-or1ksim
   $ or32-elf-gdb

   The GDB debugger is now started and you need to connect it to
   the or_debug_proxy program, by typing:
   (gdb) target remote :55555

   GDB is now connected to the OpenRISC processor and are now 
   waiting. Lets now download the Linux-image, by typing:
   (gdb) file ./helloworld_hw
   Answer "y" on the questions.

   (gdb) load

   The actual download of the Helloworld-image is now in progress and 
   this takes some time, since the JTAG interface is not the 
   fastest one. The following load-information should appear:

   "
   Loading section .vectors, size 0x2000 lma 0x0
   Loading section .init, size 0x28 lma 0x2000
   Loading section .text, size 0x494c lma 0x2028
   Loading section .fini, size 0x1c lma 0x6974
   Loading section .rodata, size 0x50 lma 0x6990
   Loading section .eh_frame, size 0x4 lma 0x69e0
   Loading section .ctors, size 0x8 lma 0x89e4
   Loading section .dtors, size 0x8 lma 0x89ec
   Loading section .jcr, size 0x4 lma 0x89f4
   Loading section .data, size 0x9b8 lma 0x89f8
   Start address 0x2028, load size 29616
   Transfer rate: 42 KB/sec, 1851 bytes/write.
   "

   Now we want to set the program-counter to start executing 
   from address 0x100, by typing:
   (gdb) spr npc 0x100

   Now lets start the Helloworld_hw application on the FPGA 
   development board, by typing:
   (gdb) c

   You should now see the follwoing printout in the 
   picocom terminal window that was opened earlier:

   "
   Hello world!!!!
   "

   Now you can start developing your own 
   bare-metal applications :-)


===========================================================
Programming external SPI-flash 
===========================================================
The external SPI flash contains both the FPGA programming file 
and a bootloader (orpmon).
Below are information on how to program the SPI with these two files:


   1. Download an FPGA-programming file that just connects the 
      FTDI JTAG signals to the SPI flash IOs.
      $ cd ~/program-spi-flash
      $ jtag ./program_spi.jtag

   2. Erase the SPI flash before programming it:
      $ ./spiflash/spiflash-program -e


   3. Program the SPI flash with an FPGA programming file (rbf-format):
      $ ./spiflash/spiflash-program -p /home/openrisc/fpga_dev_board/ordb2a-ep4ce22/output_file.rbf

   4. Program the SPI-flash with OpenRISC SW application (select only one):

      4a. Program OpenRISC Linux (requires a large SPI flash):
          $ ./spiflash/spiflash-program -a 0xc0000 -P /home/openrisc/program-spi-flash/vmlinux.sizebin


      4b. Program OpenRISC bootloader (orpmon)
          $ ./spiflash/spiflash-program -a 0xc0000 -P /home/openrisc/program-spi-flash/orpmon.or32.sizebin


Unplug the board and connect it again to load the new flash contents.


Steps 2-4 can also be combined like so (directory paths omitted for brevity):
   spiflash-program -e -p output_file.rbf -a 0xc0000 -P orpmon.or32.sizebin

Sizebin files are produced from binary memory dumps using bin2binsizeword:
   ~/soc-design/orpsocv2/sw/utils/bin2binsizeword ~/soc-design/orpmon/orpmon.or32.bin ~/program-spi-flash/orpmon.or32.sizebin


Good luck and welcome to the OpenCores OpenRISC community ;-)



Delivered by: [email protected], [email protected]
2011-12-15



 
3,まとめ
この小節ではORPSoCのシステムセットアップの過程を紹介し、外部のフラッシュを書いてみましたが、成功していませんでした.もしこのような仕事をした読者がいたら、何か意見や提案があれば、コメントを書いてもいいです.
thanks in advance