Vivado > Add Module to Block Design > Verilog: 追加可能 | System Verilog: 追加不可?
Windows 10 Pro (v1909)
PYNQ-Z1 (Digilent) (以下、PYNQと表記)
PYNQ v2.5 Image
Vivado v2019.1 (64-bit)
概要
- System Verilog実装のUART RXをBlock Designに追加できない
- Verilogはできて、System Verilogは追加できないようだ
UART RX (System Verilog)
-
verilog~UART通信受信機(RX)編~
- Keymaleの徒然草 様
- 情報感謝です
Add Module to Block Design
Design Sourcesに.vファイルや.svファイルを生成した後、Block Designには「Add Module to Block Design」コンテキストメニューを使用する。
上記のSystem Verilog実装を追加しようとしたが選択できなかった。
あらためて、下記の新規ファイル二種類を作成してAdd Module to Block Designメニューを確認した。
- A. Verilogファイル
- B. System Verilog ファイル
Verilogファイル : 追加可能
Add Module to Block Designを選択できる。
System Verilogファイル : 追加不可
Add Module to Block Designを選択できない。
関連
You are right SV files are not supported in module reference, but i guess you should be able use SV in IPI with a verilog wrapper.
これと関係しそうかな。
Author And Source
この問題について(Vivado > Add Module to Block Design > Verilog: 追加可能 | System Verilog: 追加不可?), 我々は、より多くの情報をここで見つけました https://qiita.com/7of9/items/ac2070227e058033b8f4著者帰属:元の著者の情報は、元のURLに含まれています。著作権は原作者に属する。
Content is automatically searched and collected through network algorithms . If there is a violation . Please contact us . We will adjust (correct author information ,or delete content ) as soon as possible .