PYNQ > DMA tutorial: DMA to streamed interfaces > 1. PS to PL, 2. PL to PS のBlock Designの確認
動作環境
Windows 10 Pro (v1909)
PYNQ-Z1 (Digilent) (以下、PYNQと表記)
PYNQ v2.5 Image
Vivado v2019.1 (64-bit)
概要
- FIFOを使うDMAの実装を整理する
- PS to PLのデータの流れ
- PL to PSのデータの流れ
関連
- PYNQ > FIFO loopbackを含むDMA転送のBlock Design (Vivado v2019.1) > v2017.2の方法から変更
- PYNQ > DMA tutorial: DMA to streamed interfacesを試した > 提供されたbitstream | tclから生成されるBlock Design
- PYNQ > DMA tutorial: DMA to streamed interfaces > Block design > 動作しないtclをsourceで読むと動作するようになった
Block Design
Block Design全体については下記を参照。
https://qiita.com/7of9/items/660cf7819e1b54b385a3
FIFO周辺のBlock Design
左側中段にFIFOのIPがある。
二つのAXI Direct Memory Accessと二つのAXI SmartConnectがつながる。
PS to PL
PSからPLへのデータの流れに関するconnectionをオレンジ色にした。
PL to PS
PLからPSへのデータの流れに関するconnectionをオレンジ色にした。
Author And Source
この問題について(PYNQ > DMA tutorial: DMA to streamed interfaces > 1. PS to PL, 2. PL to PS のBlock Designの確認), 我々は、より多くの情報をここで見つけました https://qiita.com/7of9/items/aacc98cf216da2819405著者帰属：元の著者の情報は、元のURLに含まれています。著作権は原作者に属する。
Content is automatically searched and collected through network algorithms . If there is a violation . Please contact us . We will adjust (correct author information ,or delete content ) as soon as possible .