LLVM Sparc バックエンドに fcc レジスタ対応きました
素晴らしいですね, これで浮動小数点なコードも安心して使えます!
[llvm] r202614 - [Sparc] Make floating point branch instruction formats to accept %fcc0-%fcc1 conditional registers as input.
Author And Source
この問題について(LLVM Sparc バックエンドに fcc レジスタ対応きました), 我々は、より多くの情報をここで見つけました https://qiita.com/syoyo/items/4bd5a25a9e7d1457c257著者帰属：元の著者の情報は、元のURLに含まれています。著作権は原作者に属する。
Content is automatically searched and collected through network algorithms . If there is a violation . Please contact us . We will adjust (correct author information ,or delete content ) as soon as possible .