3.マイクロマシンの原理と組み込みシステム
2928 ワード
CPU構成
右下:演算子
算術論理ユニットALU(コア)は演算を担当し、データパスは加算器とシフトレジスタ、制御ロジックを含む
アキュムレータACC:特殊レジスタはALUに送る必要があるオペランドを提供し、ALU結果のアキュムレータ:ACC+x->ACCを記憶する
一時保存:ALUに送る必要があるオペランドを一時保存し、結果を置かないプログラマは表示しない
フラグレジスタFR PSW=状態(バーコード)ビット+制御ビット状態は、ALU演算後の状態または特徴を記録する:後続命令は、状態フラグに基づいて実行順序を決定する
制御フラグビットはCPUのいくつかの動作を制御し、管理する.
STI:Iを1にする:オープンブレークCLI:Iを0にする:オフブレーク
中下:コントローラ
CPU制御センタ全体は、指令操作コードとタイミング信号に基づいて各種制御信号を発生する
指令レジスタIR
次の実行待ち命令を一時的に格納
コマンドデコーダID
命令命令命令を実行することしかできない2つの操作コードが実行を表す操作アドレスコードが命令実行時の操作対象を表すアドレスまたはアドレスコード自体にオペランドが含まれる
IDはオペレーティングコードのみをデコードする
操作制御部OC
デコーダ結果に基づいて制御信号を生成して部品に送信し、制御完了
プログラムカウンタPC
次の実行命令メモリに格納されているアドレスコンピュータが起動すると、ブートプログラムへの最初の命令が実行された後、PC=PC+nが自動的に変更されます.
マイクロ操作1本の命令は一連のマイクロ操作の利点に分解する:簡単な回路で実現することができて、複数の命令に多重化することができる
コントローラの実現方式1.マイクロプログラムコントローラ命令実行過程は、複数のマイクロ操作が一貫して実行されたものと見なす
各マイクロ操作を符号化し、マイクロ操作符号を形成し、マイクロ操作符号は単純回路から制御信号を生成する
実行順序制御ビット:後続の順序を示す
マイクロオペレータコード+実行順序制御ビット=マイクロ命令命令:複数のマイクロ命令によって編成されたマイクロプログラム
全ての命令に対応するマイクロプログラムが制御メモリCMに格納される
マイクロアドレス:CM中のマイクロコマンドのアドレス
プロセスの実行:
特徴:ハードウェア回路は整って、複雑な指令を実行することができて、速度は遅いです
2.ハードワイヤコントローラ
コントローラをタイミング制御信号を生成する論理回路と見なす
改めることができない
特徴:速度が速く、回路が複雑で、複雑な信号を実現しにくく、デバッグの変更が困難である.
左下:レジスタアレイ
CPU内部のいくつかの高速メモリユニットは、それぞれ番号や名前があり、直接アクセスできます.
CPUとレジスタ間のデータ転送は、CPU動作のみを一時的に格納するのに必要な少量のデータとアドレス(指令長制限)
専用汎用:ALU演算用の記憶領域を提供する
アドレスとデータバッファ
データチャネルコンピュータは機能別に分類される:CUとEU CU制御部品:命令の復号、生産制御信号を担当するEU実行部品:命令の実行を担当し、実行過程において、データは演算器、レジスタアレイとシステムバスインターフェースの間で内部バスを通じて伝送されるので、これらの部品はデータチャネルとも呼ばれる
モデルマシン命令セットと命令実行プロセス
マイクロコマンドマシン命令:CPUは1本のバイナリコードシーケンスを識別して直接実行することができる操作コードと操作数の2部分マクロ命令を含む:いくつかのマシン命令からなるソフトウェア命令
命令システム:すべての命令のセットと命令セットアーキテクチャISA:プログラマの目に映るコンピュータアーキテクチャ
アセンブリ命令:バイナリマシン命令の代わりにシンボルシステムを使用
モデルマシン命令セット
定長指令:各指令長固定特徴:(32ビットマシン、32ビット指令長を仮定)一度に指を取る操作で1つの完全な指令を読み取るのは指令ビット数に制限され、対立即数の大きさまたはタイプに要求がある
指令周期:値取りから操作完了までの時間
シングルサイクルプロセッサ:すべての命令の実行時間が同じ
一つの指令周期はいくつかのCPU周期(機械周期)に分けてCPU周期(バス周期):一回の値取り時間を指す
1つのバスサイクルは、いくつかのTサイクル(クロックサイクル)の基本単位を含む
命令実行時には、動作コードがIRに送られ、ID復号後OCで制御信号が生成される
命令のアドレスコードはアドレス形成手段に送られ、アドレス信号、
CPUのすべてのデータはデータチャネルで転送される
命令実行プロセスはマルチレベルシリアルジョブに属し、常に一部がアイドル状態にある
モデルマシンはフォンノイマン構造に属し、バスである.シリアルジョブ方式の指取りとUC操作数を時間的にずらし、衝突しない
流水ラインに変更すると、同時に発生する可能性があり、すべては適切ではありませんが、
右下:演算子
算術論理ユニットALU(コア)は演算を担当し、データパスは加算器とシフトレジスタ、制御ロジックを含む
アキュムレータACC:特殊レジスタはALUに送る必要があるオペランドを提供し、ALU結果のアキュムレータ:ACC+x->ACCを記憶する
一時保存:ALUに送る必要があるオペランドを一時保存し、結果を置かないプログラマは表示しない
フラグレジスタFR PSW=状態(バーコード)ビット+制御ビット状態は、ALU演算後の状態または特徴を記録する:後続命令は、状態フラグに基づいて実行順序を決定する
Z 0
N
V
C
制御フラグビットはCPUのいくつかの動作を制御し、管理する.
D = 1
I = 1
T = 1
STI:Iを1にする:オープンブレークCLI:Iを0にする:オフブレーク
中下:コントローラ
CPU制御センタ全体は、指令操作コードとタイミング信号に基づいて各種制御信号を発生する
指令レジスタIR
次の実行待ち命令を一時的に格納
コマンドデコーダID
命令命令命令を実行することしかできない2つの操作コードが実行を表す操作アドレスコードが命令実行時の操作対象を表すアドレスまたはアドレスコード自体にオペランドが含まれる
IDはオペレーティングコードのみをデコードする
操作制御部OC
デコーダ結果に基づいて制御信号を生成して部品に送信し、制御完了
プログラムカウンタPC
次の実行命令メモリに格納されているアドレスコンピュータが起動すると、ブートプログラムへの最初の命令が実行された後、PC=PC+nが自動的に変更されます.
マイクロ操作1本の命令は一連のマイクロ操作の利点に分解する:簡単な回路で実現することができて、複数の命令に多重化することができる
コントローラの実現方式1.マイクロプログラムコントローラ命令実行過程は、複数のマイクロ操作が一貫して実行されたものと見なす
各マイクロ操作を符号化し、マイクロ操作符号を形成し、マイクロ操作符号は単純回路から制御信号を生成する
実行順序制御ビット:後続の順序を示す
マイクロオペレータコード+実行順序制御ビット=マイクロ命令命令:複数のマイクロ命令によって編成されたマイクロプログラム
全ての命令に対応するマイクロプログラムが制御メモリCMに格納される
マイクロアドレス:CM中のマイクロコマンドのアドレス
プロセスの実行:
CM ，
1. ， CM
2. ， CM ，
，
3. ，
4.
特徴:ハードウェア回路は整って、複雑な指令を実行することができて、速度は遅いです
2.ハードワイヤコントローラ
コントローラをタイミング制御信号を生成する論理回路と見なす
改めることができない
特徴:速度が速く、回路が複雑で、複雑な信号を実現しにくく、デバッグの変更が困難である.
左下:レジスタアレイ
CPU内部のいくつかの高速メモリユニットは、それぞれ番号や名前があり、直接アクセスできます.
CPUとレジスタ間のデータ転送は、CPU動作のみを一時的に格納するのに必要な少量のデータとアドレス(指令長制限)
専用汎用:ALU演算用の記憶領域を提供する
アドレスとデータバッファ
データチャネルコンピュータは機能別に分類される:CUとEU CU制御部品:命令の復号、生産制御信号を担当するEU実行部品:命令の実行を担当し、実行過程において、データは演算器、レジスタアレイとシステムバスインターフェースの間で内部バスを通じて伝送されるので、これらの部品はデータチャネルとも呼ばれる
モデルマシン命令セットと命令実行プロセス
マイクロコマンドマシン命令:CPUは1本のバイナリコードシーケンスを識別して直接実行することができる操作コードと操作数の2部分マクロ命令を含む:いくつかのマシン命令からなるソフトウェア命令
命令システム:すべての命令のセットと命令セットアーキテクチャISA:プログラマの目に映るコンピュータアーキテクチャ
アセンブリ命令:バイナリマシン命令の代わりにシンボルシステムを使用
： ，
：
ADD ABC：B+C->A
SUB ABC：B-C->A
AND
OR
NOR
I/O LDR
I/O STR
MOV
JMP
JX/JNX
CALL
RET
HLT
：Rs： Rd： Imm：
モデルマシン命令セット
定長指令:各指令長固定特徴:(32ビットマシン、32ビット指令長を仮定)一度に指を取る操作で1つの完全な指令を読み取るのは指令ビット数に制限され、対立即数の大きさまたはタイプに要求がある
指令周期:値取りから操作完了までの時間
シングルサイクルプロセッサ:すべての命令の実行時間が同じ
一つの指令周期はいくつかのCPU周期(機械周期)に分けてCPU周期(バス周期):一回の値取り時間を指す
1つのバスサイクルは、いくつかのTサイクル(クロックサイクル)の基本単位を含む
命令実行時には、動作コードがIRに送られ、ID復号後OCで制御信号が生成される
命令のアドレスコードはアドレス形成手段に送られ、アドレス信号、
CPUのすべてのデータはデータチャネルで転送される
命令実行プロセスはマルチレベルシリアルジョブに属し、常に一部がアイドル状態にある
モデルマシンはフォンノイマン構造に属し、バスである.シリアルジョブ方式の指取りとUC操作数を時間的にずらし、衝突しない
流水ラインに変更すると、同時に発生する可能性があり、すべては適切ではありませんが、