CC 1110 F 32はspi slave端の配置とする
1413 ワード
1、シリアルポート0をspi slaveとする
エラーの設定は次のとおりです.
次のように正しく設定されています.
マクロの定義はioCCxx 10_bitdef.hでは、以下に示す.
2、CC 1110 F 32はspi slave端として、ボーレートを配置する必要がない
3、SPIの主端とSPIの従端はいずれもサイズ端を配置する必要があり、サイズ端の設定が一致していることを保証する必要がある.両方ともMSBまたはLSB
サイズエンドシーケンスは、ソフトウェアで設定されているかどうかをオシロスコープから検証します.
4、異なるSPI主端とSPI従端は、CPOL及びCPHA配置が必ずしも同じとは限らず、検証が必要である.窮挙法を採用することができる.
例えば、SPIはエンドデバッグからCPOL、CPHA、CPOL+CPHA、CPOL+CPHAなしの4つの状況を順次テストする.
エラーの設定は次のとおりです.
U0CSR &= ~(U0CSR_MODE) | U0CSR_SLAVE;
次のように正しく設定されています.
U0CSR = (U0CSR & ~U0CSR_MODE) | U0CSR_SLAVE;
マクロの定義はioCCxx 10_bitdef.hでは、以下に示す.
// U0CSR (0x86) - USART 0 Control and Status
#define U0CSR_MODE 0x80
#define U0CSR_RE 0x40
#define U0CSR_SLAVE 0x20
#define U0CSR_FE 0x10
#define U0CSR_ERR 0x08
#define U0CSR_RX_BYTE 0x04
#define U0CSR_TX_BYTE 0x02
#define U0CSR_ACTIVE 0x01
2、CC 1110 F 32はspi slave端として、ボーレートを配置する必要がない
3、SPIの主端とSPIの従端はいずれもサイズ端を配置する必要があり、サイズ端の設定が一致していることを保証する必要がある.両方ともMSBまたはLSB
サイズエンドシーケンスは、ソフトウェアで設定されているかどうかをオシロスコープから検証します.
4、異なるSPI主端とSPI従端は、CPOL及びCPHA配置が必ずしも同じとは限らず、検証が必要である.窮挙法を採用することができる.
例えば、SPIはエンドデバッグからCPOL、CPHA、CPOL+CPHA、CPOL+CPHAなしの4つの状況を順次テストする.